• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dererfindungsgemäße ESD-Schutzschaltkreisdient dem Schutz eines Ein- oder Ausgangs (10, 13) einer monolithischintegrierten Schaltung. Dieser ESD-Schutzschaltkreis umfasst mindestens eineBipolar-Transistor-Struktur (11, 12) und ein ESD-Schutzelement (17)zwischen beiden Versorgungsnetzen (VDD, VSS). Dabei ist der Emittermit dem Ein- oder Ausgang (10, 13) elektrisch verbunden, während dieBasis mit einem der beiden Versorgungsnetze (VDD, VSS) elektrischverbunden ist. Der Kern der Erfindung liegt darin, dass der Kollektorbei einer ESD-Belastung des Ein- oder Ausgangs (10, 13) ein Strom-Signalliefert, welches einer Zündungdes ESD-Schutzelements (17) dient.
    公开号:DE102004009981A1
    申请号:DE200410009981
    申请日:2004-03-01
    公开日:2005-09-22
    发明作者:Kai Esmark；Harald Gossner；Christian Russ；Martin Streibl；Martin Wendel
    申请人:Infineon Technologies AG；
    IPC主号:H01L23-60
    专利说明:
    [0001] DieErfindung betrifft einen ESD-Schutzschaltkreis zum Schutz mindestenseines Ein- oder Ausgangs einer monolithisch integrierten Schaltung mitzwei Versorgungsnetzen.
    [0002] Esist bekannt, dass integrierte Schaltkreise, insbesondere auf CMOS-(ComplementaryMetal Oxid Semiconductor)-Schaltungstechnik beruhende integrierteSchaltkreise, gegenübereiner schädigendenelektrostatischen Entladung geschützt werden müssen. Dabeisoll gewährleistetwerden, dass bei einem Netz eines Schaltkreises, welches über ein Padvon außenelektrostatisch aufladbar ist, elektrostatische Ladung über einweiteres mit der externen Umgebung in Verbindung stehendes Netzohne Schaden fürdie integrierte Schaltung niederohmig wieder nach außen abgeführt werdenkann. Dazu dienen ESD-Schutzelementemit entsprechend breiten und damit niederohmigen Zuführungs-Bussen, welchejeweils zwischen zwei Netzen angeordnet sind. Derartige ESD-Schutzelementesind grundsätzlichhochohmig und bilden lediglich im ESD-Fall, d. h. bei einer Zuführung vonelektrostatischer Ladung, einen niederohmigen Ableitungspfad, sodass keine zerstörendeEntladung überparallel geschaltete Schaltungsteile stattfindet. Typischerweisewerden als ESD-Schutzelemente Halbleiterbauelemente, insbesondereDioden oder Thyristor-Strukturen, verwendet.
    [0003] EineESD-Belastung kann mit dem sogenannten HBM (Human Body Model) nachgebildet werden.Dabei wird davon ausgegangen, dass eine ESD-Belastung eine hochohmige,also stromgetriebene Ansteuerung eines Pads darstellt.
    [0004] Für den Schutzeines Ein- oder Ausgangs einer monolithisch integrierten Schaltungbietet sich das sogenannte Dioden-ESD-Schutzkonzept an. Dieses Konzept basiertauf an jedem Ein gangs- oder Ausgangs-Pad (I/O-Pad) der Schaltungangeordnete ESD-Schutzdioden, welche sowohl mit dem jeweiligen I/O-Padals auch mit einem der beiden Versorgungsnetze, dem sogenanntenpositiven VDD-Netz bzw. dem Massenetz (VSS-Netz), elektrisch verbundensind. Bei einer ESD-Belastung des I/O-Pads bildet sich je nach Polarität des ESD-Pulses über eine derSchutzdioden ein Entladepfad, welcher die aufgebrachte ESD-Ladung auf das VDD-Netzbzw. VSS-Netz ableitet. Steht dieses VDD-Netz bzw. VSS-Netz nichtmit der externen Umgebung in Verbindung, sondern das jeweilig andereVersorgungsnetz, muss ferner ein zusätzlicher niederohmiger Pfadzwischen beiden Versorgungsnetzen geschaffen werden. Dazu dientein weiteres ESD-Schutzelement zwischen dem VDD-Netz und dem VSS-Netz, auchals Power-Clamp bezeichnet, welches einen niederohmigen Ladungsausgleichzwischen beiden Versorgungsnetzen bewirkt. Eine derartige Power-Clampist häufigals Thyristor-Struktur ausgeführt.
    [0005] Entscheidendfür dieschützendeWirkung des vorstehend vorgestellten ESD-Schutzkonzepts ist dieBegrenzung des Potentials am I/O-Pad auf unkritische Werte. Wirdein bestimmter kritischer Betrag des Potentials am I/O-Pad überschritten,kommt es zu einer Entladung überdie mit dem I/O-Pad intern verbundenen Schaltungsteile. Dabei werdenim Allgemeinen das Gate-Oxidoder Diffusionsschichten der I/O-Transistoren schwer geschädigt odergar zerstört.Im Zuge der fortschreitenden Miniaturisierung in der Halbleiter-Prozess-Technik,wodurch Gate-Oxid-Dicken und Ausdehnungen von Diffusionsschichtenmehr und mehr verringert werden, sinkt auch der kritische Betragdes Potentials an einem I/O-Pad. Um eine ausreichende Spannungsbegrenzungim ESD-Fall am I/O-Pad zu gewährleisten,kann die Power-Clamp auch durch eine entsprechend empfindlich eingestellteAnsteuer-Schaltung, auch als Trigger-Schaltung bezeichnet, angesteuertwerden. Die Trigger-Schaltung detektiert das Vorliegen einer ESD-Belastungund zündetim ESD-Fall diePower-Clamp. Fürdie Realisierung der Trigger-Schaltungbestehen grundsätzlichzwei Implementierungsmög chkeiten:Die Trigger-Schaltung kann derart ausgestaltet sein, dass dieseeine Überspannungzwischen den Versorgungsnetzen detektiert. Dies kann beispielsweise über eineStrommessung an einer Diodenkette erreicht werden. Alternativ kannauch, beispielsweise bei einem sogenannten RC-Trigger, die transienteSpannungsänderungzwischen den Versorgungsnetzen zur Detektion einer ESD-Belastung herangezogenwerden. Grundsätzlichmuss bei derartigen Trigger-Schaltungen beachtet werden, dass beieiner ESD-Belastung eines I/O-Pads aufgrund der zusätzlichenDiodenstrecke die Spannung zwischen dem I/O-Pad und dem VSS-Netz um etwa 0,8 – 1,0 Vgrößer alsdie Spannung zwischen den Versorgungsnetzen ist. Daher muss dieTriggerschwelle – d.h. die Überspannungbzw. die transiente Spannungsänderung,bei welcher die Power-Clamp zündet – entsprechendniedrig eingestellt werden. Nachteilig an einer derartig niedrigeingestellten Triggerschwelle ist, dass hierdurch im Betrieb derintegrierten Schaltung bei hohen Temperaturen Leckströme über dieTrigger-Schaltung und eventuell auch über die Power-Clamp fließen oderdie Power-Clamp unbeabsichtigt gezündet werden kann. In beidenFällen kanndie Funktionalitätder integrierten Schaltung massiv beeinträchtigt werden: Leckströme verursacheneine zusätzlicheVerlustleistung, ein unbeabsichtigtes Zünden bewirkt einen Kurzschlussder Versorgungsnetze und ist währenddes Betriebs der Schaltung nur schwer rückgängig zu machen. Insbesonderebei Verwendung einer Überspannungsdetektiontreten häufigLeckströmeauf, währendinsbesondere bei RC-Triggern ein unbeabsichtigtes Zünden – hervorgerufendurch eine Detektion transienter, nicht ESD-bedingter Störsignaleim VDD-Netz – häufig zubeobachten ist.
    [0006] Inder Patentschrift US 5,576,557 istals nächstliegenderStand der Technik ein ESD-Schutzschaltkreis beschrieben, welcherzum ESD-Schutz eines Ein- oder Ausgangs einer monolithisch integriertenSchaltung dient. Der ESD-Schutzschaltkreis umfassteine erste und eine zweite Thyristor-Struktur (SCR – SiliconControlled Rectifier), welche als sogenannte Low-Voltage-Trigger-SCR(LVTSCR) ausgeführtsind. Ein LVTSCR umfasst zum Zweck einer Zündung des Thyristors einenzusätzlichen MOS-Transistor.Die Anode und ein Anoden-seitiger Steueranschluss der ersten Thyristor-Struktursind mit dem VDD-Netz verbunden, während die Kathode der erstenThyristor-Struktur mit dem zu schützenden I/O-Pad und ein Kathoden-seitigerSteueranschluss der ersten Thyristor-Struktur mit dem VSS-Netz verbundensind. Darüberhinaus sind die Kathode und ein Kathoden-seitiger Steueranschlussder zweiten Thyristor-Struktur mit dem VSS-Netz verbunden, während dieAnode der zweiten Thyristor-Struktur mit dem zu schützendenI/O-Pad und ein Anoden-seitiger Steueranschluss der zweiten Thyristor-Struktur mitdem VDD-Netz verbunden sind. Aufgrund dieser Anordnung sind insgesamtzwei in den beiden Thyristor-Strukturen inhärente bipolare Transistor-Strukturen Emitter-seitigmit dem I/O-Pad verbunden. Bei einer ESD-Belastung des I/O-Padswird eine Basis-Emitter-Streckeeines der beiden bipolaren Transistor-Strukturen in Flussrichtunggetrieben. Die damit einhergehende Potentialänderung an der Basis, bewirkteinen Drain-Bulk-Durchbruch des LVTSCR-inhärenten MOS-Transistors. Dieser Drain-Bulk-Durchbruch bewirktein Zündendes jeweiligen Thyristors. Nachteilig an dieser Lösung ist, dassdas Zündendes jeweiligen Thyristors überden Drain-Bulk-Durchbruch eines MOS-Transistors erst ab einem bestimmteBetrag des Potentials am I/O-Pad bewirkt wird, selbst wenn nachdem Zünden derBetrag des Potentials wieder reduziert wird. Dieser bestimmte Betragdes Potentials liegt in der Größenordnungder Durchbruchspannung des MOS-Transistors von 11 bis 13 Volt. Liegtder Betrag des Potentials vor Zündendes Thyristors auch nur kurzzeitig über dem oben erwähnten kritischenBetrag, kann eine Schädigungoder Zerstörungder am I/O-Pad intern angeschlossenen Schaltung trotz Vorhandenseineines ESD-Schutzschaltkreises nicht ausgeschlossen werden. Die Gefahrvon ESD-Schädenist dabei insbesondere bei modernen Halbleiter-Prozess-Technikenmit Strukturgrößen im Sub-0,1-Mikro-Bereichbesonders groß.
    [0007] Esist daher Aufgabe der Erfindung, einen ESD-Schutzschaltkreis anzugeben, welchereinen noch zuverlässigerenSchutz vor ESD-Belastungen bietet. Insbesondere soll bei einer ESD-Belastungeines Ein- oder Ausgangs einer monolithisch integrierten Schaltungmöglichstfrühzeitig,d. h. bereits bei einem geringen Betrag des Potentials am Ein- oder Ausgang,ein niederohmiger ESD-Entladepfad bereitgestellt werden, so dasseine Schädigungder zu schützendenSchaltung sicher vermieden wird. Zusätzlich sollte sichergestelltsein, dass Leckströme oderein unbeabsichtigtes Zündenvermieden werden.
    [0008] Dieder Erfindung zugrunde liegende Aufgabenstellung wird durch diekennzeichnenden Merkmale des Anspruchs 1 gelöst.
    [0009] Einerfindungsgemäßer ESD-Schutzschaltkreisgemäß Anspruch1 dient dem Schutz mindestens eines Ein- oder Ausgangs einer monolithischintegrierten Schaltung mit zwei Versorgungsnetzen, beispielsweiseVDD und VSS. Dieser ESD-Schutzschaltkreis umfasst mindestens eineBipolar-Transistor-Struktur mit einem Emitter, einer Basis und einem Kollektor.Der Begriff Transistor-Struktur deutet darauf hin, dass nicht expliziteTransistoren verwendet werden müssen,sondern lediglich npn- bzw. pnp-Strukturen, beispielsweise bei parasitären Transistoren,vorliegen müssen.Ferner beinhaltet der ESD-Schutzschaltkreis ein ESD-Schutzelement,welches mit beiden Versorgungsnetzen elektrisch verbunden ist. Dabeiist der Emitter mit dem Ein- oder Ausgangelektrisch verbunden, währenddie Basis mit einem der beiden Versorgungsnetze elektrisch verbundenist. Der wesentliche Aspekt der Erfindung liegt darin, dass derKollektor bei einer ESD-Belastung des Ein- oder Ausgangs ein Strom-Signalliefert, welches einer Zündungdes ESD-Schutzelements dient.
    [0010] Erfindungsgemäß wird dieZündungeines ESD-Schutzelements durch den Kollektorstrom der mindestenseinen Bipolar-Strukturinitiiert. Ein Durchbruch eines Halbleiter-Übergangs (z. B. Drain-Bulk einesMOS-Transistors) wie in der Patentschrift US 5,576,557 ist dafür nichterforderlich. Insofern kann auf derartige Halbleiter-Strukturenverzichtet werden. Der wesentliche Vorteil der stromgesteuertenZündunggemäß der erfindungsgemäßen Lehrebesteht darin, dass durch Verwendung des Kollektorstroms als Trigger-Signalwährendeiner ESD-Belastung bereits frühzeitig,d. h. bereits bei einem geringen Betrag des Potentials am Ein- oderAusgang, ein Zündendes ESD-Schutzelements bewirkt wird. Ein vorheriges Ansteigen desBetrags des Potentials auf einen derartig hohen Wert, welcher ersteinen Durchbruch einer Halbleiter-Struktur und damit eine Generierungeines Trigger-Signals eines ESD-Schutzelementsermöglicht,wird durch den erfindungsgemäßen ESD-Schutzschaltkreisverhindert. Andererseits wird durch das Schaltungskonzept vermieden,dass zusätzlicheLeckströmebei Betrieb der integrierten Schaltung in dem ESD-Schutzschaltkreishervorgerufen werden, da keine Überspannungdetektiert wird.
    [0011] Daserfindungsgemäße Schaltungskonzept beruhtauf der Erkenntnis, dass zwischen den beiden Versorgungsnetzen,beispielsweise VDD und VSS, grundsätzlich eine (parasitäre) Koppel-Kapazität besteht.Diese wird beispielsweise aus der immer vorhandenen parasitären Koppel-Kapazität der zu schützendenSchaltung und optional weiteren platzierten Kondensatoren zur Betriebsspannungs-Abblockunggebildet. Bei einer sprungartigen ESD-Belastung des Ein- oder Ausgangskommt es zu einem dynamischen Verschiebestrom oder Basisstrom, welcher über dieBasis-Emitter-Strecke der Bipolar-Transistor-Struktur und die für ein Sprungsignal niederohmigeKoppel-Kapazität fliesst.Dabei fällt über dieBasis-Emitter-Strecke eine Diodenflussspannung ab. Mit dem Verschiebestromgeht darüberhinaus ein entsprechender Kollektorstrom der Bipolar-Transistor-Struktureinher. Dieses Kollektorstrom-Signal wird erfindungsgemäß zur Zündung desESD-Schutzelements verwendet. Je nachdem, ob es sich bei der Bipolar-Transistor-Strukturum eine npn- oder pnp-Transistor-Struktur handelt, kann das Kollektorstrom-Signalpositiv oder negativ sein.
    [0012] Einweiterer Vorteil des erfindungsgemäßen ESD-Schutzschaltkreisesbesteht darin, dass im Vergleich zum Dioden-ESD-Schutzkonzept der zusätzlichePlatzbedarf im Layout der Schaltung nur geringfügig höher ist. Dies liegt daran,dass fürdie Erweiterung einer Schutz-Diode zu einer Bipolar-Transistor-Strukturkaum zusätzlicheFlächebenötigtwird und dass ohnehin vorhandene Koppel-Kapazitäten genutzt werden können.
    [0013] DieBipolar-Transistor-Struktur kann symmetrisch ausgeführt sein,d. h. Emitter und Kollektor könnengleich ausgestaltet sein. Die im Anmeldungstext verwendeten BegriffeEmitter und Kollektor bestimmen sich daher anhand der Funktion derAnschlüsse imESD-Fall: Füreine npn-Transistor-Struktur gilt, dass ein positiver Strom in denKollektor hinein und aus dem Emitter hinaus fließt, wohingegen sich bei einerpnp-Transistor-Strukturdie Verhältnissegenau umkehren.
    [0014] Fernerwird darauf hingewiesen, dass es sich bei dem ESD-Schutzelement undder Bipolar-Transistor-Struktur nicht zwingend um getrennte Strukturenhandelt. Es ist insbesondere im Sinne der Anmeldung, dass die Bipolar-Transistor-Strukturauch Bestandteil des ESD-Schutzelements sein kann.
    [0015] Nacheiner vorteilhaften Ausgestaltung der Erfindung handelt es sichbei der Bipolar-Transistor-Struktur um eine pnp-Transistor-Struktur. In diesem Fallist die Basis der pnp-Transistor-Strukturmit dem positiven Versorgungsnetz der beiden Versorgungsnetze elektrischverbunden. Nach einer alternativen vorteilhaften Ausgestaltung derErfindung ist die Bipolar-Transistor-Struktur als npn-Transistor-Strukturausgeführt,wobei die Basis der npn-Transistor-Struktur mit dem negativen Versorgungsnetzder beiden Versorgungsnetze elektrisch verbunden ist. Dabei entsprichtdas VDD-Netz dem positiven Versorgungsnetz und das VSS-Netz dem negativenVersorgungsnetz. Vorteilhafterweise können auch zwei Bipolar-Transistor-Strukturen,also eine npn-Transistor-Struktur und eine pnp-Transistor-Struktur,zum Schutz eines Ein- oder Ausgangs vorgesehen werden. Diese sinddann wie vorstehend beschrieben beschaltet. Durch Verwendung zweier Bipolar-Transistor-Strukturenwird der Ein- oder Ausgang sowohl gegenüber negativen als auch positiven ESD-Belastungengeschützt.
    [0016] Vorteilhafterweiseumfasst das ESD-Schutzelement mindestens eine Thyristor-Struktur.Unter einer Thyristor-Struktur wird im Sinne der Anmeldung jedeaus vier dotierten Schichten bestehende Vierschichtdiode verstanden.Eine Thyristor-Strukturbietet dabei gegenüberanderen Typen von ESD-Schutzelementenden Vorteil, dass die Ladungsableitung aufgrund der Thyristor-spezifischenStrom-Mitkopplung besonders niederohmig abläuft. Ferner bietet eine Thyristor-Strukturgrundsätzlichdie Möglichkeit über einenzusätzlichen,im Sinne der Anmeldung nicht zwingend vorgesehenen Steueranschlussdie Thyristor-Struktur weitgehend unabhängig von der zwischen Anodeund Kathode anliegenden Spannung kontrolliert zu zünden. Dabeikann die Thyristor-Struktur durch vier dotierte Schichten gebildet werdenoder aus einer geeigneten Zusammenschaltung einer pnp- und npn-Transistor-Strukturgemäß dem Transistor-basiertenThyristor-Ersatzschaltbild gebildet werden. Zum Aufbau und zur Wirkungsweiseeines Thyristors, insbesondere in Bezug auf das Transistor-basierteThyristor-Ersatzschaltbild, wird auf das Lehrbuch „ElektronischeBauelemente" von MichaelReisch, Springer-Verlag,1998, Kapitel 10, Seiten 949 bis 953, verwiesen, wobei die vorstehend genannteTextstelle durch Bezugnahme in den Offenbarungsgehalt der Anmeldungaufgenommen wird.
    [0017] Vorteilhafterweiseist in diesem Fall die Thyristor-Struktur Kathoden-seitig über einenKathoden-seitigen Steueranschluss steuerbar und der Kollektor derpnp-Transistor-Struktur mit dem Kathoden-seitigen Steueranschlusselektrisch verbunden. Ferner ist es von Vorteil, wenn die Thyristor-Struktur Anoden-seitig über einenAnoden-seitigen Steueranschluss steuerbar ist und der Kollektorder npn-Transistor-Struktur mit dem Anoden-seitigen Steueranschlusselektrisch verbunden ist. Darüberhinaus kann vorteilhafterweise auch vorgesehen werden, dass dieThyristor-Struktur sowohl Kathoden-seitig als auch Anoden-seitigwie vorstehend beschrieben steuerbar und beschaltet ist. Unter einerAnoden-seitigen Steuerung wird im Sinne der Anmeldung verstanden,dass der Steueranschluss mit der zur p-dotierten Zone der Anodebenachbarten n-dotierten Zone verbunden ist. Im Gegensatz dazu wirdunter einer Kathodenseitigen Steuerung im Sinne der Anmeldung verstanden,dass der Steueranschluss mit der zur n-dotierten Zone der Kathodeim Sinne einer Vierschichtdiode benachbarten p-dotierten Zone verbunden ist. Durchdie Kathoden- und gleichzeitig Anoden-seitige Steuerbarkeit derThyristor-Struktur kann das Kollektorstrom-Signal sowohl der pnp-Transistor-Struktur als auchder npn-Transistor-Struktur direkt, d. h. ohne Invertierung, zurZündungder Thyristor-Struktur verwendet werden. Optional kann das Kollektorstrom-Signal über einenWiderstand in ein Spannungs-Signal gewandelt werden, welches dem Steuereingangaufgeprägtwird.
    [0018] Wieoben bereits erwähnt,kann die Bipolar-Transistor-Strukturauch alternativ Bestandteil des ESD-Schutzelements sein. Dementsprechendist bei einer vorteilhaften Ausführungsformdie pnp-Transistor-Struktur Bestandteil der mindestens einen Thyristor-Struktur.Alternativ kann vorgesehen sein, dass die npn-Transistor-StrukturBestandteil der mindestens einen Thyristor-Struktur ist. Vorteilhafterweiseumfasst das ESD-Schutzelement zwei Thyristor-Strukturen, wobei diepnp-Transistor-Struktur Bestandteil der ersten Thyristor-Strukturist und die npn-Transistor-Struktur Bestandteil der zweiten Thyristor-Strukturist.
    [0019] Indemdie Bipolar-Transistor-Struktur bereits Bestandteil der Thyristor-Strukturist, wird der ESD-Entladepfad im Vergleich zu getrennten Strukturenum eine Diodenstrecke verkürzt,so dass das maximal am Ein- oder Ausgang auftretende Potential umeine Diodenflussspannung reduziert wird. Die Schutzwirkung des ESD-Schutzschaltkreiseswird dementsprechend erhöht.
    [0020] Vorteilhafterweiseist zwischen beiden Versorgungsnetzen ein Koppel-Kondensator, insbesondereein Koppel-Kondensator mit einem Kapazitätswert größer als 1 pF, geschaltet. Durchdie Verwendung eines zusätzlichenKondensators (zu der ohnehin vorhandenen parasitären Kapazität) wird die resultierende Gesamt-Koppel-Kapazität entsprechend erhöht. Dabeigilt, dass je höherdie Gesamt-Koppel-Kapazitätzwischen den beiden Versorgungsnetzen ist, desto geringer ist derBetrag der Impedanz zwischen den Versorgungsnetzen, desto größer ist damitder Betrag des dynamischen Verschiebestroms und desto größer istdamit die Amplitude des Kollektorstrom-Signals. Dabei gilt, dassein betragsmäßig großes Kollektorstrom-Signal für ein frühzeitigesZündenvon Vorteil ist. Aufgrund von Simulationen konnte bei einer ESD-Puls-Anstiegsdauervon 10 ns (zugrunde liegendes Modell: HBM) festgestellt werden,dass fürKapazitätswertevon größer 1 pFdie Triggerschwelle nahezu vollständig unterdrückt werdenkann.
    [0021] Vorteilhafterweiseist im Betrieb der monolithisch integrierten Schaltung der Ein-oder Ausgang von sämtlichenDiffusionswannen des ESD-Schutzschaltkreises über jeweils gesperrte pn-Übergänge entkoppelt.Dies ist insbesondere dann von Vorteil, wenn der ESD-Schutzschaltkreiszum Schutz eines derartigen Ein- oder Ausgangs ausgestaltet ist,welcher Hochfrequenz-Signale überträgt. Da derEin- oder Ausgang überdie gesperrten pn-Übergänge lediglichhochohmig mit einer Diffusionswanne verkoppelt ist, kann gewährleistetwerden, dass die durch den ESD-Schutzschaltkreis hervorgerufene,am Ein- oder Ausgangwirksame parasitäreKapazitätnur sehr gering ist. Damit bleibt die Integrität des Hochfrequenz-Signals erhalten.Ferner bedingt die Entkopplung des Ein- oder Ausgang und die damiteinhergehenden geringen parasitärenKapazitäten,insbesondere zwischen Ein- oder Ausgang und den Versorgungsnetzen,dass die Thyristor-Struktur nicht versehentlich durch hochfrequenteSignale am Ein- oder Ausgang gezündetwird. Außerdemkann der Einfluss des ESD-Schutzschaltkreisesauf hochfrequente Signale am Ein- oder Ausgang in einem Schaltungssimulatorrealitätsnahberücksichtigtwerden, da die mit dem Ein- oder Ausgang verbundenen Basis-Emitter-Diodenstreckensehr exakt bis hin zu höchstenFrequenzen modelliert werden können.
    [0022] Nacheiner vorteilhaften Ausgestaltung des erfindungsgemäßen ESD-Schutzschaltkreisesist dieser zum ESD-Schutz einer Mehrzahl von Ein- und/oder Ausgängen ausgelegt.Dabei wird fürjeden Ein- oder Ausgang mindestens eine vorstehend beschriebeneBipolar-Transistor-Struktur vorgesehen. Für die Mehrzahl von Ein- und/oderAusgängenwird dabei ein einziges ESD-Schutzelement zwischen den beiden Versorgungsnetzengenutzt. Bei einer ESD-Belastung eines Ein- oder Ausgangs liefertder Kollektor der jeweiligen Bipolar-Transistor-Struktur ein Strom-Signal,welches der Zündungdes ESD-Schutzelements dient. Diese vorteilhafte Ausgestaltung desESD-Schutzschaltkreises bietet den Vorteil, dass für jedenEin- oder Ausgang lokal, d. h. direkt in der Nähe des I/O-Pads, eine Bipolar-Struktur vorgesehenwird, das ESD-Schutzelement jedoch zum gleichzeitigen Schutz derMehrzahl von Ein- und/oder Ausgängenverwendet werden kann.
    [0023] Weiterevorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
    [0024] DieErfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele unter Bezugnahme aufdie Zeichnungen nähererläutert;in diesen zeigen:
    [0025] 1 eineDarstellung eines ESD-Schutzschaltkreises basierend auf dem Dioden-ESD-Schutzkonzept(Stand der Technik);
    [0026] 2 einePrinzip-Darstellung eines erfindungsgemäßen ESD-Schutzschaltkreises;
    [0027] 3a einedetaillierte Darstellung eines erfindungsgemäßen ESD-Schutzschaltkreisesvor dem Zünden;
    [0028] 3b einedetaillierte Darstellung des erfindungsgemäßen ESD-Schutzschaltkreisesgemäß 3a nachdem Zünden;
    [0029] 4a eineDarstellung des simulierten Spannungsverlaufs am I/O-Pad und amVDD-Netz gegenüberdem VSS-Netz ohne die erfindungsgemäße Ansteuerung des Thyristors;
    [0030] 4b eineDarstellung des simulierten Spannungsverlaufs am I/O-Pad und amVDD-Netz gegenüberdem VSS-Netz mit erfindungsgemäßer Ansteuerungdes Thyristors und großerKoppel-Kapazität;
    [0031] 4c eineDarstellung des simulierten Spannungsverlaufs am I/O-Pad und amVDD-Netz gegenüberdem VSS-Netz mit erfindungsgemäßer Ansteuerungdes Thyristors und kleiner Koppel-Kapazität;
    [0032] 5 einePrinzip-Darstellung eines erfindungsgemäßen ESD-Schutzschaltkreisesanalog zu 2 unter Verwendung parasitärer Bipolar-Transistorenvon MOS-Transistoren;
    [0033] 6a eineDarstellung des Layouts einer npn-Transistor-Struktur;
    [0034] 6b eineDarstellung des Layouts einer NMOS-Transistor-Struktur mit parasitärer npn-Transistor-Struktur;
    [0035] 7a eineDarstellung eines weiteren erfindungsgemäßen ESD-Schutzschaltkreisesmit Integration von zwei Pad-seitigen Bipolar-Transistor-Strukturenin zwei Thyristoren;
    [0036] 7b eineschematische Darstellung des Layouts des ESD-Schutzschaltkreises gemäß 7a;
    [0037] 8a eineDarstellung des Layouts des ESD-Schutzschaltkreisesgemäß 7a mitErweiterung um einen weiteren Thyristor als Power-Clamp;
    [0038] 8b eineDarstellung des Layouts des ESD-Schutzschaltkreisesgemäß 7a mitErweiterung um einen weiteren Thyristor als Power-Clamp und zusätzlicherGuardring-Struktur;
    [0039] 8c eineDarstellung des Layouts des ESD-Schutzschaltkreisesgemäß 7a mitErweiterung um einen sogenannten High-Holding-Current-SCR als Power-Clamp;
    [0040] 9a eineDarstellung eines ESD-Schutzschaltkreises mit direkter ESD-Ladungsabführung über denKollektorstrom; und
    [0041] 9b eineDarstellung eines CMOS-orientierten ESD-Schutzschaltkreises mit direkter ESD-Ladungsabführung über denKollektorstrom.
    [0042] In 1 istein aus dem Stand der Technik bekannter ESD-Schutzschaltkreis für einen Ein- oder Ausgang einerintegrierten Schaltung basierend auf dem Dioden-ESD-Schutzkonzeptdargestellt. Dieser umfasst zwei Dioden 1 und 2,welche mit einem I/O-Pad 3 des Ein- oder Ausgangs einerinternen Schaltung (angedeutet durch den Pfeil 4) und jeweils einemder beiden Versorgungsnetze VDD (positives Potential) und VSS (Massepotential)elektrisch verbunden sind. Die Dioden sind so verschaltet, dass dieseim gewöhnlichenBetrieb der integrierten Schaltung keine leitende Verbindung darstellen.Ferner ist zwischen den Versorgungsnetzen VDD und VSS eine Trigger-Schaltung 5 geschaltet,welche entweder das Vorliegen einer Überspannung oder alternativeine transiente Spannungsänderungzwischen den Versorgungsnetzen als Anzeichen für eine ESD-Belastung erkennt.In Abhängigkeitder Detektion einer ESD-Belastung steuert die Trigger-Schaltung 5 über einSteuersignal 6 ein Power-Clamp-Element 7 an. DasSteuersignal dient dem Zündendes zwischen den Versorgungsnetzen geschalteten Power-Clamp-Elements 7,wobei im Fall des Zündens desPower-Clamp-Elements 7 eine leitende Verbindung zwischenden Versorgungsnetzen VDD und VSS geschaffen wird. Ferner ist nocheine Power-Clamp-Diode 8 zwischen den VersorgungsnetzenVDD und VSS vorgesehen.
    [0043] Eskönnengrundsätzlichvier Arten einer ESD-Belastung eine I/O-Pad unterschieden werden: – eineESD-Belastung an einem I/O-Pad mit positiver Spannungspolarität zum externkurzgeschlossenen VSS-Netz (PS-ESD-Belastung); – eineESD-Belastung an einem I/O-Pad mit positiver Spannungspolarität zum externkurzgeschlossenen VDD-Netz (PD-ESD-Belastung); – eineESD-Belastung an einem I/O-Pad mit negativer Spannungspolarität zum externkurzgeschlossenen VSS-Netz (NS-ESD-Belastung);sowie – eineESD-Belastung an einem I/O-Pad mit negativer Spannungspolarität zum externkurzgeschlossenen VDD-Netz (ND-ESD-Belastung).
    [0044] Beieiner PS-ESD-Belastung wird die Diode 1 leitend, die Trigger-Schaltung 5 erkenntaufgrund der transienten Span nungsänderung oder der Überspannungeine ESD-Belastung und zündetdas Power-Clamp-Element 7, welches nach Zündung eine niederohmigeVerbindung zwischen den Versorgungsnetzen VDD und VSS bereitstellt.Bei einer derartigen ESD-Belastung wird die Spannung zwischen demI/O-Pad und dem VSS-Netz durch den niederohmigen Entladepfad aufniedrige werte begrenzt.
    [0045] Beieiner PD-ESD-Belastung wird die Diode 1 leitend, so dassein niederohmiger Entladepfad zwischen dem I/O-Pad und dem externkurzgeschlossenen VDD-Netz besteht. Hierdurch wird die Spannung zwischenI/O-Pad und dem VDD-Netz begrenzt.
    [0046] Beieiner ND-ESD-Belastung und einer NS-ESD-Belastung wird in analogerWeise zu der PS-ESD-Belastung bzw. PD-ESD-Belastung ein niederohmigerEntladepfad gebildet, wobei dann statt der Diode 1 dieDiode 2 leitend wird.
    [0047] Dasin 1 dargestellte Dioden-ESD-Konzept basiert aufeiner Überwachung(Überwachung der Überspannungoder der Spannungsänderung) derSpannung zwischen dem VDD- und dem VSS-Netz. Die damit einhergehendenNachteile werden durch den erfindungsgemäßen ESD-Schutzschaltkreis gemäß 2 vermieden.Maßgeblicher Unterschiedzu dem ESD-Schutzschaltkreis gemäß 1 ist,dass die Dioden 1 und 2 als Basis-Emitter-Dioden zweier Bipolar-Transistor-Strukturen 11 und 12 ausgeführt sind.Die pnp-Transistor-Struktur 11 ist dabei Emitter-seitig mit dem zuschützenden I/O-Pad 10 undBasis-seitig mit dem VDD-Netz elektrisch verbunden. In analogerWeise ist die npn-Transistor-Struktur 12 Emitter-seitigmit dem zu schützendenPad 10 und Basis-seitig mit dem Versorgungsnetz VSS verbunden.Die Kollektoren der pnp-Transistor-Struktur und der npn-Transistor-Struktursind mit einer optionalen Einheit 14 verbunden, welchedie Kollektorstrom-Signale in Spannungs-Signale wandelt, zusammenfasst und optionalverstärkt.Die Einheit 14 steuert überdas Signal 18 ein Power-Clamp-Element 17 an. Fernerist zwischen den Versorgungsnetzen VDD und VSS eine Koppel-Kapazität 19 geschaltet,welche beispielsweise eine parasitäre Kapazität oder die Kapazität einesAbblockkondensators ist. Da eine Power-Clamp-Diode wie die Diode 8 in 1 nichtwesentlich zur ESD-Schutzwirkung der im folgenden betrachteten Schutzpfadevom I/O-Pad zu VDD oder VSS beiträgt, wird auf die expliziteDarstellung einer derartigen Power-Clamp-Diode in 2 undden nachfolgenden Figuren verzichtet. Diese kann aber in jeder dieserFiguren in analoger Weise zu 1 ergänzt werden.
    [0048] Beieiner rechteckförmigenPS-ESD-Belastung des I/O-Pads 10 wird ein transienter Verschiebestrombewirkt, welcher aus der Basis der pnp-Transistor-Struktur 11 über diefür hoheSignalanteile niederohmige Koppel-Kapazität 19 fließt. Über die Stromverstärkung derpnp-Transistor-Struktur 11 ergibt sich ein entsprechenderpositiver Kollektorstrom, welcher aus dem Kollektor der pnp-Transistor-Struktur 11 herausfließt. DiesesKollektorstrom-Signal wird in der Einheit 14 aufbereitet,so dass überdas Ausgangssignal 18 der Einheit 14 das Power-Clamp-Element 17 gezündet wird.Hierdurch wird ein niederohmiger ESD-Entladepfad zwischen dem I/O-Pad 10 unddem Versorgungsnetz VSS gebildet, welcher das Potential am I/O-Pad 10 begrenzt.
    [0049] Beieiner PD-ESD-Belastung wird ähnlichzu 1 die Basis-Emitter-Diodeder pnp-Transistor-Struktur leitend, so dass ein niederohmiger Entladepfadzwischen dem I/O-Pad und dem extern kurzgeschlossenen VDD-Netz besteht.
    [0050] Beieiner ND-ESD-Belastung und einer NS-ESD-Belastung wird in analogerWeise zu der PS-ESD-Belastung bzw. PD-ESD-Belastung ein niederohmigerEntladepfad gebildet, wobei dieser Vorgang statt durch die pnp-Transistor-Struktur 11 durch dienpn-Transistor-Struktur 12 ausgelöst wird.Die Stromrichtungen kehren sich dabei um.
    [0051] In 3a isteine detaillierte Darstellung eines erfindungsgemäßen ESD-Schutzschaltkreises angegeben.Die mit gleichnamigen Bezugszeichen versehenen Strukturen gemäß 2 und 3a entsprecheneinander. In 3a ist für die Einheit 14 unddas Power-Clamp-Element 17 aus 2 eine expliziteRealisierung angegeben worden. Laut 3a wirddas Kollektorstrom-Signal der pnp-Transistor-Struktur 11 undder npn-Transistor-Struktur 12 über den Widerstand 21 bzw. über denWiderstand 22 in ein Spannungs-Signal gewandelt, wobeider Widerstand 21 den Kollektor des pnp-Transistors 11 mit demVSS-Netz und der Widerstand 22 den Kollektor des npn-Transistors 12 mitdem VDD-Netz verbinden. Typische Werte für diese Widerstände liegenim Bereich weniger Ohm bis hin zu einigen Kilo-Ohm. Die Spannungs-Signaledes Widerstands 21 bzw. des Widerstands 22 werdenals Steuersignale Kathoden-seitigbzw. Anoden-seitig einem Thyristor SCR zugeführt, welcher zwischen den Versorgungsnetzen VDDund VSS geschaltet ist. Ein derartiger Thyristor SCR lässt sichgemäß dem Thyristor-Ersatzschaltbildin eine pnp-Transistor-Struktur 23 und eine npn-Transistor-Struktur 24 untergliedern.Ferner umfasst der Thyristor SCR zwei Widerstände 25 und 26, wobeidie Basen der pnp-Transistor-Struktur 23 und der npn-Transistor-Struktur 24 über dieWiderstände 25 bzw. 26 mitden Versorgungsnetzen verbunden sind. Der Kathoden-seitige Steueranschlussdes Thyristors SCR ist daher auf die Basis der npn-Transistor-Struktur 24 geführt, während derAnodenseitige Steueranschluss des Thyristors auf die Basis der pnp-Transistor-Struktur 23 geführt ist.
    [0052] In 3a istferner der ESD-Entladepfad anhand eines Pfeils 27 während derersten Nanosekunden bei einer PS-ESD-Belastung gemäß dem HBM dargestellt.Wie oben bereits beschrieben, fließt kurzzeitig ein Verschiebestromausgehend von der Basis-Emitter-Diode der pnp-Transistor-Struktur 11 weiter über dieKoppel-Kapazität 19,welcher dann über dasextern kurzgeschlossene VSS-Netz abfließt. Damit geht ein Kollektorstrom-Signal (angedeutetdurch den Pfeil 28) einher, wodurch der Thyristor SCR gezündet wird.Die dargestellte Strom-Spannungswandlungdurch den Widerstand 21 (analog auch Wider stand 22)ist dabei zur Zündungdes Thyristors SCR optional. Wird ein Widerstand 21 gesetzt, kommtes zu einer spannungsgetriebenen Ansteuerung des Thyristors SCR;wird dieser nicht gesetzt, handelt es sich um eine stromgetriebeneAnsteuerung des Thyristors SCR. Durch das Strom- bzw. Spannungssignalzum Ansteuern des Thyristors SCR wird die Basis-Emitter-Diode dernpn-Transistor-Struktur 24 leitend. Dies bewirkt eine Zunahme desin die npn-Transistor-Struktur 24 hineinfließenden Kollektorstroms,so dass überdem Widerstand 25 eine Spannung abfällt. Diese Spannung schaltet diepnp-Transistor-Struktur 23 an, so dass ein positiver Stromaus dem Kollektor der pnp-Transistor-Struktur 23 herausfließt, welcherdurch den zusätzlichenSpannungsabfall überdem Widerstand 26 den Kollektorstrom der npn-Transistor-Struktur 24 weitererhöht.Beim Zündendes Thyristors SCR kommt es also zu einem Mitkopplungs-Prozess,wodurch eine sehr niederohmige Verbindung zwischen dem VDD- unddem VSS-Netz geschaffen wird. Prinzipiell können die Widerstände 25 und 26 auchweggelassen werden; in diesem Fall kommt es zu einer reinen Strom-Mitkopplung, d. h.der positive oder negative Kollektorstrom der einen Transistor-Struktur fließt in dieBasis der anderen Transistor-Struktur und umgekehrt.
    [0053] In 3b istder erfindungsgemäße ESD-Schutzschaltkreisgemäß 3a nachdem Zündendes Thyristors SCR dargestellt. Der ESD-Entladepfad gemäß des Pfeils 29 erstrecktsich überdie Basis-Emitter-Diode der pnp-Transistor-Struktur 11 und über denThyristor SCR. Hierdurch besteht eine sehr niederohmige Verbindung zwischendem I/O-Pad 10 und dem Versorgungsnetz VSS. Bei einer ND-ESD-Belastungwird der Thyristor Anoden-seitig über das Kollektorstrom-Signaldes npn-Transistors 12 in analoger Weise wie bei einer PS-ESD-Belastunggezündet.Die Stromrichtung des Kollektorstroms der pnp-Transistor-Struktur 12 ist hierbeigenau umgekehrt zu der Stromrichtung des Kollektorstroms der npn-Transistor-Struktur 11 beieiner PS-ESD-Belastung.
    [0054] DasWirkungsprinzip der erfindungsgemäßen Ansteuerung des ThyristorsSCR lässtsich anhand der in 4a bis 4c dargestelltenSimulationsergebnisse veranschaulichen. Für die in 4a bis 4c dargestelltenSimulationen wird eine PS-ESD-Belastung in Form eines Rechteck-Stromimpulsesmit einer Anstiegsdauer von 10 ns, einer Pulslänge von 100 ns sowie einemStromniveau von 1 A angenommen. In der Simulation gemäß 4a wirdder in 3a dargestellte ESD-Schutzschaltkreiszugrunde gelegt. Hierbei wird jedoch – wie oben rechts in 4a angedeutet – die erfindungsgemäße Verbindungdes Kollektors der pnp-Transistor-Struktur 11 zum ThyristorSCR aufgetrennt, d. h. das erfindungsgemäße Kollektorstrom-Signal derpnp-Transistor-Struktur 11 ist ohne Wirkung in Bezug aufeinen Steuereingang des Thyristors SCR. Die in 4a dargestelltenKurven 30 und 31 stellen den transienten Verlaufder Spannung zwischen dem I/O-Pad 10 und dem VSS-Netz bzw.zwischen dem VDD-Netz und VSS-Netz dar. Gemäß der Kurve 30 lässt sicherkennen, dass ungefährzum Zeitpunkt t = 1,5 ns eine Spannung von größer 6 V zwischen dem I/O-Pad 10 unddem VSS-Netz abfällt.Diese Spannung ist ausreichend, damit der Thyristor SCR durch diedamit einhergehende Spannungsdifferenz an der Anode und der Kathodezündetund anschließenddie Spannung auf ein ungefährlichesNiveau von kleiner 4 V begrenzt werden kann. Die kurzzeitige Spannungsbelastungvon 6 V kann jedoch bereits einen irreversiblen Durchbruch in derzu schützendenSchaltung bewirken.
    [0055] Wirdbei der Simulation gemäß 4b ein ESD-Schutzschaltkreisgemäß 3a miteiner intakten Verbindung zwischen dem Kollektor der pnp-Transistor-Struktur 11 unddem Thyristor SCR zugrunde gelegt, wobei ferner die Größe der Koppel-Kapazität 19 1,2pF beträgt,ergeben sich die transienten Verläufe 32 und 33 derSpannung zwischen dem I/O-Pad 10 und dem VSS-Netz bzw.zwischen dem VDD-Netz und dem VSS-Netz. Durch den erfindungsgemäßen Verschiebestrom über dieBasis-Emitter-Streckeder pnp-Transistor-Struktur 11 und das entsprechende Kollektorstrom-Signalwird frühzeitig,d. h. be reits zu einem Zeitpunkt t = 0,5 ns, ein Zünden desThyristors SCR bewirkt. Bei einer ausreichend großen Koppel-Kapazität 19 zwischen denVersorgungsnetzen VDD und VSS wird die Spannung vom I/O-Pad 10 zumVSS-Netz auf deutlich unter 2,5 V begrenzt, so dass zu keinem Zeitpunkteine kritische Spannung zwischen dem I/O-Pad und dem VSS-Netz auftritt.
    [0056] Wirdbei der Simulation gemäß 4c ein ESD-Schutzschaltkreisgemäß 3a miteiner intakten Verbindung zwischen dem Kollektor der pnp-Transistor-Struktur 11 unddem Thyristor SCR zugrunde gelegt, wobei ferner die Größe der Koppel-Kapazität 19 lediglich0,2 pF beträgt,ergeben sich die transienten Verläufe 34 und 35 derSpannung zwischen dem I/O-Pad 10 und dem VSS-Netz bzw.zwischen dem VDD-Netz und dem VSS-Netz. Aus den Verläufen 34 und 35 istzu erkennen, dass zunächsteine Trigger-Schwelle von knapp 5 V zwischen dem I/O-Pad 10 unddem VSS-Netz bzw. von knapp 4 V zwischen dem VDD-Netz und dem VSS-Netzerreicht werden muss, um eine Zündung desSCR zu bewirken. Dies demonstriert die Bedeutung des Verschiebestromsfür denZündmechanismus:Hat die Größe der Koppel-Kapazität 19 einen geringenWert (viel kleiner als 1,2 pF), ist der Wert des Verschiebestromsgering, so dass keine frühzeitigeZündungdes Thyristors SCR möglichist. Hat umgekehrt die Größe der Koppel-Kapazität 19 einen hohenWert (größer 1,0pF), ist der Wert des Verschiebestroms hoch, so dass der ThyristorSCR frühzeitigzündet.In typischen monolithisch integrierten Schaltkreisen ist der Wertder Koppel-Kapazität aufgrundder parasitärenKapazitätenund der Betriebsspannungs-Abblockung deutlich höher als 1,2 pF, so dass dererfindungsgemäße ESD-Schaltkreisohne Einschränkungallgemein verwendet werden kann. Eine lediglich zu ESD-Schutzzwecken platzierteKoppel-Kapazitätzwischen den Versorgungsnetzen ist nicht notwendig; die ohnehinvorhandene Koppel-Kapazitätist ausreichend.
    [0057] In 5 istder ESD-Schutzschaltkreis gemäß 2 unterVerwendung parasitärerBipolar-Transistoren von MOS- Transistor-Strukturendargestellt. Die mit gleichnamigen Bezugszeichen versehenen Strukturengemäß 2 und 5 entsprecheneinander. Die in 2 darstellte pnp-Transistor-Struktur 11 unddie npn-Transistor-Struktur 12 werden in 5 alsparasitäreBipolar-Transistoren eines PMOS- bzw. NMOS-Transistors 36 und 37 ausgeführt. Dabeientsprechen der n-dotierte Bulk-Anschluss B der PMOS-Transistor-Struktur 36 undder p-dotierte Bulk-Anschluss B der NMOS-Transistor-Struktur 37 derBasis der pnp-Transistor-Struktur 11 bzw. der Basis dernpn-Transistor-Struktur 12. Der p-dotierte Source-Anschluss S und derp-dotierte Drain-AnschlussD der PMOS-Transistor-Struktur 36 entsprechen jeweils demEmitter bzw. dem Kollektor des pnp-Transistors 11. Dern-dotierte Source-Anschluss S und der n-dotierte Drain-Anschluss D der NMOS-Transistor-Struktur 37 entsprechenjeweils dem Emitter bzw. dem Kollektor des npn-Transistors 11.Die Wirkungsweise der parasitärenBipolar-Transistoren ist dabei identisch zu der Wirkungsweise der in 2 dargestelltenBipolar-Transistoren 11 und 12. Nicht nur diein 2 dargestellten Bipolar-Transistoren 11 und 12,sondern sämtlichein der Anmeldung dargestellten Bipolar-Transistor-Strukturen können durchparasitäreBipolar-Transistoren von MOS-Transistoren ersetzt werden. Der prinzipielle Vorteilder Verwendung parasitärerBipolar-Transistoren von MOS-Transistorenist, dass der erfindungsgemäße ESD-Schutzschaltkreisebenfalls mit einer reinen CMOS-Technologie, d. h. ohne expliziteBipolar-Transistoren in einer Technologie-abhängigen Bauteilbibliothek, realisierbarist.
    [0058] In 6a istdas Layout einer lateralen npn-Transistor-Struktur dargestellt. Beispielsweise kanndie npn-Transistor-Struktur 12 aus 2 ein derartigesLayout aufweisen. In einer p-dotierten Wanne 40 befindetsich ein n+-dotierter Emitterstreifen 41, ein p+-dotierterBasisstreifen 42 und ein n+-dotierter Kollektorstreifen 43.Demgegenüberist in 6b das Layout einer NMOS-Transistor-Struktur,beispielsweise der NMOS-Transistor-Struktur 37 in 5,dargestellt. In einer p-dotierten Wanne 44 befinden sichdie zwei n+-dotiertenDiffusionsgebiete 45 und 48 des Source- bzw. desDrain-Gebietes, zwischen denen sich bei Betrieb des NMOS-Transistors ein leitenderKanal ausbildet. Überdem Kanal ist der Gate-Anschluss 46 angeordnet. Fernerist der p+-dotierte Bulk-Anschluss 47 dargestellt. DieBasis des parasitärennpn-Transistorsder NMOS-Transistor-Struktur entspricht dem Bulk-Anschluss 47, der Emitter demSource-Anschluss 45 und der Kollektor dem Drain-Anschluss 48.Die typischen MOS-Transistor-Weitender MOS-Transistor-Strukturen 36 und 37 in 5 liegenzwischen 20 μmund 200 μm. ÄhnlicheLängenweisen die in der Anmeldung beschriebenen Bipolar-Transistor-Strukturen auf. DieStromverstärkungder in 6a und 6b dargestellten explizitenoder parasitärenBipolar-Transistoren liegt typischerweise im Bereich zwischen 0,1und 10.
    [0059] 7a zeigtden Stromlaufplan eines weiteren erfindungsgemäßen ESD-Schutzschaltkreises miteiner Integration der Pad-seitigenBipolar-Transistor-Strukturen 50 und 51 in zweiThyristoren SCR1 und SCR2. Hierbei übernehmen die pnp-Transistor-Struktur 50 unddie npn-Struktur 51 die Funktion der Pad-seitigen Bipolar-Transistor-Strukturen 11 bzw. 12 (vgl.beispielsweise 3a). Gleichzeitig sind die Bipolar-Strukturen Bestandteilder beiden Thyristoren SCR1 und SCR2. Hierbei entspricht die pnp-Transistor-Struktur 50 dempnp-Transistor des Thyristor-Ersatzschaltbildes,währenddie npn-Transistor-Struktur 51 demnpn-Transistor des Thyristor-Ersatzschaltbildesentspricht. Die Bipolar-Strukturen müssen hier, wie auch sonst inder Anmeldung, nicht als selbständigeBipolar-Transistoren mit expliziten Basis-, Emitter- und Kollektoranschlüssen ausgebildetsein, sondern könnenTeil einer übergeordnetenStruktur, wie hier eines Thyristors, sein. Umgekehrt ist aber auchdenkbar, die Thyristoren SCR1 und SCR2 mit Hilfe von Transistor-Strukturen(explizite Bipolar-Strukturen oder MOS-Strukturen) zu bilden. DieEmitter der pnp-Transistor-Struktur 50 und der npn-Transistor-Struktur 51 sindjeweils mit dem zu schützendenI/O-Pad 52 verbunden. Gleichzeitig bildet der Emitter derpnp-Transistor-Struktur 50 die AnodeA des Thyristors SCR1, währendder Emitter der npn-Transistor-Struktur 51 die KathodeK des Thyristors SCR2 bildet. Ferner ist die Kathode K des ThyristorsSCR1 mit dem VSS-Netz verbunden, wohingegen die Anode A des ThyristorsSCR2 mit dem VDD-Netz verbunden ist. Darüber hinaus sind jeweils analogzu den Widerständen 25 und 26 (vgl. 3a) zweiWiderstände 55 bzw. 54 vorgesehen,welche jedoch – wiebereits zu den Widerständen 25 und 26 ausgeführt – nichtzwingend notwendig sind. Die Basis der pnp-Transistor-Struktur 50 istmit dem VDD-Netz elektrisch verbunden, wohingegen die Basis dernpn-Transistor-Struktur 51 mit dem VSS-Netz elektrischverbunden ist. Die elektrischen Widerstände dieser beiden Verbindungenentsprechen den Ersatz-Widerständen 56 und 57.Ferner ist eine Koppel-Kapazität 53 zwischendem VDD- und dem VSS-Netz vorgesehen, welche der Koppel-Kapazität 19 entspricht.
    [0060] Beieiner PS-ESD-Belastung fließtein Verschiebestrom überdie Basis-Emitter-Diode des pnp-Transistor-Elements 50 undweiter überdie Koppel-Kapazität 53.Dies bewirkt einen Kollektor-Stromfluss aus dem pnp-Transistor-Element 50 heraus, wodurchder Thyristor SCR1 ähnlichwie bereits zu 3a beschrieben zündet. Dadurchentsteht ein ESD-Entladepfad zwischen dem I/O-Pad 52 unddem extern kurzgeschlossenen VSS-Netz.
    [0061] Beieiner PD-ESD-Belastung entsteht ein ESD-Entladepfad zwischen demI/O-Pad 52 und dem extern kurzgeschlossenen VDD-Netz über dieBasis-Emitter-Diode des pnp-Transistor-Elements 50.
    [0062] Beieiner NS-ESD-Belastung entsteht ein ESD-Entladepfad zwischen demI/O-Pad 52 und dem extern kurzgeschlossenen VSS-Netz über dieBasis-Emitter-Diode des npn-Transistor-Elements 51.
    [0063] Beieiner ND-ESD-Belastung fließtein Verschiebestrom überdie Basis-Emitter-Diode des npn-Transistor-Elements 51 indie Basis, welcher von der Koppel-Kapazität 53 kommt. Dies bewirkteinen Kollektor-Stromfluss in das npn-Transistor-Element 51 hinein, wodurchder Thyristor SCR2, ähnlichwie bereits zu 3a beschrieben, zündet. Diesresultiert in einem ESD-Entladepfad zwischen dem I/O-Pad 52 unddem extern kurzgeschlossenen VSS-Netz.
    [0064] Indemdie Bipolar-Transistor-Strukturen 50 und 51 bereitsBestandteil der Thyristor-Strukturen SCR1 bzw. SCR2 sind, wird derESD-Entladepfad im Vergleich zu getrennten Strukturen um eine Diodenstreckeverkürzt,so dass der maximale Betrag des Potentials am I/O-Pad um eine Diodenflussspannung reduziertwird. Die Schutzwirkung des ESD-Schutzschaltkreises wird dementsprechenderhöht.Sind die Ersatz-Widerstände 56 und 57 nichtklein genug (größer alswenige Ohm), ist die Schutzwirkung der Basis-Emitter-Dioden aufgrunddes erhöhtenSpannungsabfalls bei einer PD- und NS-ESD-Belastung möglicherweisenicht ausreichend. In diesem Fall kann der ESD-Schutzschaltkreis gemäß 7a durchweitere, parallel zu den Basis-Emitter-Dioden geschaltete Schutzdiodenergänztwerden.
    [0065] In 7b isteine schematische Darstellung des Layouts des ESD-Schutzschaltkreisesgemäß 7a dargestellt.Die mit gleichnamigen Bezugszeichen versehenen Strukturen gemäß 7a und 7b entsprecheneinander. Aus 7b ist ersichtlich, dass dien- und p-Wanne der Thyristoren SCR1 bzw. SCR2 im Betrieb der Schaltungdurch einen gesperrten pn-Übergangvom I/O-Pad entkoppelt sind. Die Entkopplung lässt sich auch bei der Realisierungder bereits vorstehend dargestellten erfindungsgemäßen ESD-Schutzschaltkreisegewährleisten.Durch die Entkopplung eignet sich der erfindungsgemäße ESD-Schutzschaltkreisinsbesondere fürHochfrequenz-Anwendungen.
    [0066] In 8a istdas Layout des ESD-Schutzschaltkreises gemäß 7a mitder in 7a nicht dargestellten Erweiterungum einen weiteren Thyristor SCR3 als Power-Clamp dargestellt. Diemit gleichnamigen Bezugszeichen versehenen Strukturen gemäß 7a und 8a entsprecheneinander. Die dargestellten Pfeile symbolisieren eine elektrischeVerbindung zu den entsprechend bezeichneten Anschlusspunkten. Umeine direkte Verbindung bei einer ESD-Belastung zwischen dem VDD- und dem VSS-Netzzu ermöglichen,ist – wiein 8a dargestellt – zusätzlich der Thyristor SCR3 zwischen demVDD- und dem VSS-Netz vorgesehen, welcher über die Trigger-Schaltung 60 angesteuertwird. Diese umfasst einen Spannungsteiler aus einem Grounded-GateNMOS-Transistor 62 und einem in Serie geschalteten Widerstand 63.Ferner sind ein oder mehrere Dioden 61 zwischen der Anodedes Thyristors SCR3 und dem VDD-Netzvorgesehen. Diese dienen dazu, ein unerwünschtes Zünden, auch Latch-Up genannt,des Thyristors SCR3 zu vermeiden. Hierdurch wird die nach dem Zündvorgang,also im selbsthaltenden Zustand überdem Thyristor abfallende Spannung zwischen dem VDD- und dem VSS-Netz,auch als Haltespannung bezeichnet, pro Diode 61 um eineDiodenflussspannung erhöht.Eine gewünschteZündungdes Thyristors SCR3 wird bei Durchbruch des NMOS-Transistors 62 unddem damit einhergehenden Spannungsabfall über dem Widerstand 63 initiiert.Nachteilig an dem in 8a dargestellten Layout ist,dass es bei einem geringen lateralen Abstand der beiden ThyristorenSCR1 und SCR2 sowie die beiden Thyristoren SCR2 und SCR3 jeweilszu einem unerwünschten Überkreuz-Zünden einesparasitärenThyristors kommen kann. Dies ist durch die Markierungen 64 und 65 angedeutet.
    [0067] In 8b istein zu 8a alternatives Layout des ESD-Schutzschaltkreisesgemäß 7a mit derin 7a nicht dargestellten Erweiterung um einen weiterenThyristor als Power-Clamp dargestellt. Die mit gleichnamigen Bezugszeichenversehenen Strukturen gemäß 8a und 8b entsprechen einander.Im Unterschied zu dem Layout in 8a sinddie Thyristoren SCR1, SCR2 und SCR3 über zwei Guardring-Strukturen 66 und 67 zueinanderbeabstandet. Die hier verwendete Guardring-Struktur besteht ausdrei benachbarten Bereichen oder Wannen, wobei der erste Bereichp-dotiert, der zweite n-dotiert und der dritte p-dotiert sind. Ein Überkreuz-Zünden einesparasitärenThyristors ist durch diese Maßnahmeausgeschlossen.
    [0068] In 8c istein weiteres, zu 8a und 8b alternativesLayout dargestellt. Im Gegensatz zu der Power-Clamp SCR3 aus 8a und 8b wirdin 8c eine sogenannte High-Holding-Current-SCR (HHI-SCR)SCR4 als Power-Clamp verwendet. Bei der HHI-SCR handelt es sichum einen speziellen Thyristor, welcher einen sehr hohen Trigger-Stromund einen hohen Halte-Strom aufweist, was durch eine massive Wannenkontaktierungerreicht wird. Dies erhöhtdie Sicherheit gegenübereinem unabsichtlichen Zündendes Thyristors im Betrieb der monolithisch integrierten Schaltung.Der HHI-SCR ist ausführlichin der Veröffentlichung „High HoldingCurrent SCRs (HHI-SCR) for ESD Protection and Latch-up Immune ICOperation", vonM. Mergens et al., EOS/ESD-Symposium 2002, Vortrag 1A3, beschrieben.Dabei bietet es sich an, den HHI-SCRSCR4 zwischen die beiden Thyristoren SCR1 und SCR2 zu platzieren.Dadurch wird eine Guardring-ähnlicheIsolation der beiden Thyristoren SCR1 und SCR2 bewirkt. Eine zusätzlicheGuardring-Struktur 66, wie in 8b gezeigt,kann damit eingespart werden, woraus sich ein signifikanter Flächenvorteilergibt.
    [0069] Prinzipiellwäre esauch denkbar, die Grundidee des Kollektorstrom-gesteuerten Aktivierenseines ESD-Schutzelements dahingehend abzuändern, dass über denKollektorstrom eines mit dem I/O-Pad verbundenen Bipolar-Transistorsauf direkte Weise eine Ladungsabführung im ESD-Fall bewirkt wird. EineAusführungsformeines derartig arbeitenden ESD-Schutzschaltkreisesist in 9a dargestellt. Eine pnp-Transistor-Struktur 71 undeine npn-Transistor-Struktur 72 sind Emitter-seitig miteinem I/O-Pad 70 verbunden. Dabei entsprechen die Bipolar-Transistor-Strukturen 71 und 72 denBipolar-Transistor-Strukturen 11 bzw. 12 in 2.Der Kollektor der pnp-Transistor-Struktur 71 ist mit demVSS-Netz elektrisch verbunden, währendder Kollektor der npn-Transistor-Struktur 72 mitdem VDD-Netz elektrisch verbunden ist. Ferner ist eine Koppel-Kapazität 79 zwischenden Vorsorgungsnetzen vorgesehen. Bei einer PS- oder ND-ESD-Belastungwird die Basis-Emitter-Diode der pnp-Transistor-Struktur 71 bzw.npn-Transistor-Struktur 72 leitend, wobei gleichzeitigein Verschiebestrom durch die Basis-Emitter-Diode und die Koppel-Kapazität 79 fließt. Dieser Verschiebestromlöst einenKollektorstrom in der pnp-Transistor-Struktur 71 bzw. inder npn-Transistor-Struktur 72 aus. Dabei bildet sich über derEmitter-Kollektor-Strecke ein ESD-Schutzpfad zum VSS- bzw. VDD-Netz.Ist der initiale Kollektorstrom ausreichend hoch, so wird die jeweiligeBipolar-Transistor-Struktur in einen selbsthaltenden Hochstrombetriebgetrieben und bleibt auch ohne einen Verschiebestrom über dieBasis-Emitter-Diode leitend. Der ESD-Entladepfad bleibt dann auchnach Abklingen des Verschiebestroms für die Dauer des ESD-Ereignisseserhalten. Dabei ist es von Vorteil, die Bipolar-Transistor-Strukturen 71 und 72 alslokale Schutzelemente gegen VDD bzw. VSS am I/O-Pad auszuführen. Dadurchkann in vielen Fälleneine lokale Power-Clamp mit einer der genannten Trigger-Schaltungeneingespart werden, wodurch sich ein Flächenvorteil ergibt.
    [0070] In 9b isteine CMOS-orientierte Variante des ESD-Schutzschaltkreises gemäß 9a dargestellt.Die mit gleichnamigen Bezugszeichen versehenen Strukturen gemäß 9a und 9b entsprecheneinander. Die pnp- und npn-Transistor-Elemente 71 und 72 aus 9a werdenin der in 9b dargestellten Schaltung durchdie parasitärenBipolar-Transistoren eines PMOS-Transistors 81 bzw. einesNMOS-Transistors 82 bereitgestellt.Dabei gilt für dieparasitärenBipolar-Transistoren das zu 5 bereitsAusgeführteentsprechend.
    权利要求:
    Claims (17)
    [1] ESD-Schutzschaltkreis zum Schutz mindestens einesEin- oder Ausgangs(3, 10, 52; 4, 13)einer monolithisch integrierten Schaltung mit zwei Versorgungsnetzen(VDD, VSS), welcher – mindestenseine Bipolar-Transistor-Struktur (11, 12, 50, 51)mit einem Emitter, einer Basis und einem Kollektor sowie – ein ESD-Schutzelement(17, SCR, SCR1, SCR2), welches mit beiden Versorgungsnetzen(VDD, VSS) elektrisch verbunden ist, umfasst, wobei der Emittermit dem Ein- oder Ausgang (3, 10, 52; 4, 13)elektrisch verbunden ist und die Basis mit einem der beiden Versorgungsnetze(VDD, VSS) elektrisch verbunden ist, dadurch gekennzeichnet, dassder Kollektor bei einer ESD-Belastung des Ein- oder Ausgangs (3, 10, 52; 4, 13)ein Strom-Signal liefert, welches einer Zündung des ESD-Schutzelements(17, SCR, SCR1, SCR2) dient.
    [2] ESD-Schutzschaltkreis nach Anspruch 1, dadurchgekennzeichnet, – dassdie Bipolar-Transistor-Struktur eine pnp-Transistor-Struktur (11, 50)ist, und – dassdie Basis der pnp-Transistor-Struktur mit dem positiven Versorgungsnetz(VDD) der beiden Versorgungsnetze (VDD, VSS) elektrisch verbundenist.
    [3] ESD-Schutzschaltkreis nach Anspruch 1, dadurchgekennzeichnet, – dassdie Bipolar-Transistor-Struktur eine npn-Transistor-Struktur (12, 51)ist, und – dassdie Basis der npn-Transistor-Struktur mit dem negativen Versorgungsnetz(VSS) der beiden Versorgungsnetze (VDD, VSS) elektrisch verbundenist.
    [4] ESD-Schutzschaltkreis nach den Ansprüchen 2 und3, dadurch gekennzeichnet, dass der ESD-Schutzschaltkreis – eine pnp-Transistor-Struktur(11, 50) gemäß Anspruch2 und – einenpn-Transistor-Struktur (12, 51) gemäß Anspruch3 umfasst.
    [5] ESD-Schutzschaltkreis nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass das ESD-Schutzelement mindestens eineThyristor-Struktur (SCR, SCR1, SCR2) umfasst.
    [6] ESD-Schutzschaltkreis nach den Ansprüchen 2 und5, dadurch gekennzeichnet, dass die Thyristor-Struktur (SCR) Kathoden-seitig über einenKathoden-seitigen Steueranschluss steuerbar ist und der Kollektorder pnp-Transistor-Struktur (11) mit dem KathodenseitigenSteueranschluss elektrisch verbunden ist.
    [7] ESD-Schutzschaltkreis nach den Ansprüchen 2 und5, dadurch gekennzeichnet, dass die Thyristor-Struktur (SCR) Anoden-seitig über einenAnoden-seitigen Steueranschluss steuerbar ist und der Kollektorder npn-Transistor-Struktur (12) mit dem Anoden-seitigenSteueranschluss elektrisch verbunden ist.
    [8] ESD-Schutzschaltkreis nach den Ansprüchen 6 und7, dadurch gekennzeichnet, dass die Thyristor-Struktur (SCR) Kathoden-seitigund Anodenseitig steuerbar ist.
    [9] ESD-Schutzschaltkreis nach den Ansprüchen 2 und5, dadurch gekennzeichnet, dass die pnp-Transistor-Struktur (50)Bestandteil der mindestens einen Thyristor-Struktur (SCR1) ist.
    [10] ESD-Schutzschaltkreis nach den Ansprüchen 3 und5, dadurch gekennzeichnet, dass die npn-Transistor-Struktur (51)Bestandteil der mindestens einen Thyristor-Struktur (SCR2) ist.
    [11] ESD-Schutzschaltkreis nach den Ansprüchen 9 und10, dadurch gekennzeichnet, dass das ESD-Schutzelement zwei Thyristor-Strukturen (SCR1,SCR2) umfasst und die pnp-Transistor-Struktur (50) Bestandteilder ersten Thyristor-Struktur (SCR1) ist und die npn-Transistor-Struktur(51) Bestandteil der zweiten Thyristor-Struktur (SCR2) ist.
    [12] ESD-Schutzschaltkreis nach Anspruch 11, dadurchgekennzeichnet, dass die erste Thyristor-Struktur (SCR1) und diezweite Thyristor-Struktur (SCR2) durch eine Guard-Ring-Struktur(70), insbesondere eine pnp-Guard-Ring-Struktur, derartbeabstandet sind, dass eine Überkreuz-Zündung zwischenbeiden Thyristor-Strukturenverhindert wird.
    [13] ESD-Schutzschaltkreis nach Anspruch 11, dadurchgekennzeichnet, dass die erste Thyristor-Struktur (SCR1) und diezweite Thyristor-Struktur (SCR2) durch eine High-Holding-Current-SCR-Struktur (SCR4) derartbeabstandet sind, dass eine Überkreuz-Zündung zwischen den beiden Thyristor-Strukturen(SCR1, SCR2) untereinander und zwischen einer der Thyristor-Strukturen(SCR1, SCR2) und der High-Holding-Current-SCR-Struktur (SCR4) verhindertwird.
    [14] ESD-Schutzschaltkreis nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass zwischen beiden Versorgungsnetzen (VDD, VSS)ein Koppel-Kondensator(19, 53), insbesondere ein Koppel-Kondensatormit einem Kapazitätswert größer als1 pF, geschaltet ist.
    [15] ESD-Schutzschaltkreis nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass im Betrieb der monolithisch integriertenSchaltung der Ein- oder Ausgang (3, 10, 52; 4, 13)von sämtlichenDiffusionswannen des ESD-Schutzschaltkreises über jeweils gesperrte pn-Übergänge entkoppeltist.
    [16] ESD-Schutzschaltkreis nach Anspruch 15, dadurchgekennzeichnet, dass der ESD-Schutzschaltkreis zum Schutz einesderartigen Ein- oder Ausgangs (3, 10, 52; 4, 13)ausgestaltet ist, welcher Hochfrequenz-Signale überträgt.
    [17] ESD-Schutzschaltkreis nach einem der Ansprüche 1 bis8, dadurch gekennzeichnet, dass der ESD-Schutzschaltkreiszum ESD-Schutz einer Mehrzahl von Ein- und/oder Ausgängen (3, 10; 4, 13)ausgelegt ist, wobei – für jedenEin- oder Ausgang (3, 10; 4, 13)mindestens eine Bipolar-Transistor-Struktur (11, 12)gemäß Anspruch1 vorgesehen wird, – für die Mehrzahlvon Ein- und/oder Ausgängen(3, 10; 4, 13) ein ESD-Schutzelement(17, SCR) zwischen den beiden Versorgungsnetzen vorgesehen wird,und – beieiner ESD-Belastung eines Ein- oder Ausgangs (3, 10; 4, 13)der Kollektor der jeweiligen Bipolar-Transistor-Struktur (11, 12)ein Strom-Signal liefert, welches der Zündung des ESD-Schutzelements (17,SCR) dient.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8582261B2|2013-11-12|Apparatus and method for electronic circuit protection
    US9171832B2|2015-10-27|Analog switch with high bipolar blocking voltage in low voltage CMOS process
    US8542470B2|2013-09-24|Circuit configurations to reduce snapback of a transient voltage suppressor
    US8928085B2|2015-01-06|Apparatus and method for electronic circuit protection
    US9881914B2|2018-01-30|Electrostatic discharge protection device
    US8730630B2|2014-05-20|Apparatus and method for electronic circuit protection
    US8503141B2|2013-08-06|Transient voltage suppressor | with improved clamping voltage
    KR970004453B1|1997-03-27|집적회로 보호장치 및 제조방법
    US6236087B1|2001-05-22|SCR cell for electrical overstress protection of electronic circuits
    US8797698B2|2014-08-05|Electrostatic discharge | protection and operating method thereof
    US5821572A|1998-10-13|Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
    KR100976410B1|2010-08-17|정전기 방전 장치
    US6512662B1|2003-01-28|Single structure all-direction ESD protection for integrated circuits
    US7196890B2|2007-03-27|Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
    US6465848B2|2002-10-15|Low-voltage-triggered electrostatic discharge protection device and relevant circuitry
    US8368116B2|2013-02-05|Apparatus and method for protecting electronic circuits
    JP4176481B2|2008-11-05|混成した超低電圧電源を備えた、高速技術のための静電放電保護構造
    US7295411B2|2007-11-13|Semiconductor integrated circuit device
    US8592860B2|2013-11-26|Apparatus and method for protection of electronic circuits operating under high stress conditions
    TWI223432B|2004-11-01|Double-triggered silicon controller rectifier and relevant circuitry
    JP3908669B2|2007-04-25|静電気放電保護回路装置
    US7525779B2|2009-04-28|Diode strings and electrostatic discharge protection circuits
    US5905288A|1999-05-18|Output ESD protection with high-current-triggered lateral SCR
    US6271999B1|2001-08-07|ESD protection circuit for different power supplies
    US7280328B2|2007-10-09|Semiconductor integrated circuit device
    同族专利:
    公开号 | 公开日
    US20050195540A1|2005-09-08|
    DE102004009981B4|2005-12-29|
    CN100479149C|2009-04-15|
    US7087938B2|2006-08-08|
    CN1665026A|2005-09-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2006-06-22| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410009981|DE102004009981B4|2004-03-01|2004-03-01|ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung|DE200410009981| DE102004009981B4|2004-03-01|2004-03-01|ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung|
    US11/070,824| US7087938B2|2004-03-01|2005-03-01|ESD protective circuit with collector-current-controlled triggering for a monolithically integrated circuit|
    CNB2005100517273A| CN100479149C|2004-03-01|2005-03-01|单片集成电路具集电极电流控制触发的esd保护电路|
    [返回顶部]